当前位置:山东蔓萨机械设备有限公司 > 公司简介 > 基于FPGA的电机测速体系电途打算

基于FPGA的电机测速体系电途打算

文章作者:公司简介 上传时间:2020-03-17

  现场可编程门阵列即FPGA,是从EPLD、PAL、GAL等这些可编程器件的根基进取一步繁荣起来的。行为专业集成电途界限中的半定制电途而崭露的FPGA,不单治理了定制电途的不敷,并且制服了原有可编程器件因门电途数有限的而发作的过错。FPGA 的操纵相等的活泼,统一片FPGA 只消操纵分别的序次就也许抵达分别的电途功用。现正在FPGA 正在通讯、仪器、收集、数据处罚、工业把握、测速电动机军事和航空航天等浩瀚界限有着普及的行使。跟着本钱和功耗的进一步低落,将正在更众的界限应用FPGA。基于FPGA 的电机测速体系计划,以Quartus II 为计划平台,采用硬件描绘讲话VHDL和模块化计划的办法,测速电动机并通过数码管驱动电途动态显示丈量的结果。本计划具有外围电途少,集成度高,牢靠性强等特质,能够用来丈量电机的转速值。

  传感器将电机转速的模仿信号转换成数字脉冲信号送入FPGA 模块。同时由基准时钟电途发作确凿的时钟信号和复位电途发作的复位信号送入FPGA 模块。再由FPGA 模块发作分频电途、十进制计数器电途、数据处罚电途和显示译码电途。由分频电途将送入的基准时钟信号举办分频,获得一个闸门信号,行为十进制计数器的使能信号。数据处罚电途的用意是将十进制计数器获得的数据举办相应的处罚后,再送入显示译码电途举办转换译码。电机测速体系的总体框图如图1所示。外围电途分为:基准时基电途,复位电途,传感器丈量电途和显示电途。

  基准时基电途采用50 MHz 的有源晶振,3.3 V 电源通过FB5接入有源晶振的VCC 端口,同时通过C10和C11滤去高频作对信号。从OUT 端口输出50 MHz 的时钟信号。晶振电途如图2所示。

  按键行为嵌入式智能把握体系中人机交互的常用接口,测速电动机咱们往往会通过按键向体系输入各类音讯,调理各类参数或者发出把握指令,按键的处罚是一个很要紧的功用模块,它合联到通盘体系的交互功能,同时也影响体系的太平性。正在本次计划中,通过按键告终了FPGA模块的手动复位。复位按键如图3所示。

  由数码管显示电途能够明了,这是共阳极数码管。当正在位选端SE1~SE4输入低电闲居,三极管导通,测速电动机从而D1~D4接入高电平。由a 到DP 端输入数码管显示码,就能够获得咱们所须要的数字,由位选端让数码管拔取导通。

  本次计划是基于FPGA 的电机测速体系计划,操纵的是Altera 公司斥地的Quartus II 软件行为计划平台,能够正在FPGA 斥地板上告终丈量由传感器转换获得的脉冲信号,而且通过计较获得电机转速值。正在本次计划中,测速电动机还能够举办少许扩展,能够增添报警电途,设定一个报警值,当丈量的转速值大于这个报警值时,就能够让蜂鸣器报警或数码管点亮。

本文由山东蔓萨机械设备有限公司发布于公司简介,转载请注明出处:基于FPGA的电机测速体系电途打算

关键词: 测速电动机